# 基礎から学ぶ Verilog HDL & FPGA 設計

第3回

## マルチプレクサと算術論理演算回路

中野浩嗣. 伊藤靖朗


プレクサを設計する.



(編集部)

- William





算術論理演算回路(ALU: arithmetic logical unit)は, 算術演算と論理演算を実行する回路であり, CPU を構成す る主要な部品の一つです.今回は,この算術論理演算回路 を設計してみたいと思います.

まず,算術論理演算回路を設計するための準備運動とし て,3入力のマルチプレクサを設計します.

#### ● マルチプレクサの設計

3入力マルチプレクサは,1ビットの入力ポートa,b,c と2ビットの入力ポートf,1ビットの出力ポートsを持ち

ます(図1). 入力fは選択入力として機能します. すなわ ち,fが 00 "のとき,出力ポートsからは,aに入力されて いる値が出力されます.同様に, "01", "10"のときは, s からはそれぞれb,cの値が出力されます.また,fには "11"が入力されることはなく,もし入力されたとしても, sから出力される値は何でもよいものとします.

マルチプレクサを Verilog HDL で記述したものをリスト 1に示します.8行目から始まるalways文で3入力マルチ プレクサの動作を定めています.ここでは,a,b,c,f のいずれかの値が変化するたびに、後に続く case ~ endcase 間の文が実行されます.

always 文の直後の case 文は, 引き数(ここではf)の値 によって動作を決定します.この case 文は, C言語の switch 文とよく似た機能を持っています.

10行目の2'b00は,2進表現で"00"の値を持つ2ビット の数値です(数値表現については, p.130のコラム「Verilog



リスト1 マルチプレクサの Verilog HDL 記述(multiplexer.v)

```
module multiplexer(a, b, c, f, s);
     input a, b, c:
     input [1:0] f:
    output s;
    reg s;
    always @ (a or b or c or f)
      case (f)
         2'b00: s = a;
                                   fの値によってsに代入
         2'b01: s = b;
                                    される値が変わる
         2'b10: s = c;
        default: s = 1'bx;
13
14
       endcase
15
16 endmodule
```

KeyWord

Verilog HDL, FPGA,算術論理演算回路, ALU, マルチプレクサ,数値表現, 不定値, 非同期ラッチ


HDLの数値表現」を参照). ここでは, fの値が 00 "のと きに,レジスタ型変数sにaの値を代入することを表して います . 11 行目と 12 行目は , それぞれ f が 01 "と" 10 "の 場合の動作を定義しています.

13 行目は、f がこれらの値以外の場合の動作を定めてい ます.ここでは,sに1'bxが代入されていますが,この x は不定値である(s に書き込まれる値はどのようなもので もかまわない)ことを意味しています.このように定義し ておくと,設計ツールはfが11"のときのsの値を考慮し なくてすむので、よりコンパクトで高速な組み合わせ回路 を生成することが期待できます.

ここでは,13行目のdefault文は「省略可能ではない か?」と思われるかもしれません.しかし,省略すると,f の値が"11"のときには5の値は変更されないことになりま す. つまり, sの値は「現在の値を保持し続ける」ことにな り,設計ツールはそのために非同期ラッチを生成してしま います. 今回のように, always 文中に case 文を用いて 組み合わせ回路を設計する場合は、その最後に必ず default を含むようにしましょう(非同期ラッチの生成に ついては, p.132のコラム「always文による非同期ラッチの

算術論理演算回路 alu のブロック図

aとbを入力し,sを出力する.演算機能はfで選 択する。



生成」を参照).

#### ● 算術論理演算回路の設計

マルチプレクサの考え方に基づいて、算術論理演算回路 を設計します.ここでは,二つの16ビットの入力ポート(a とb),機能選択を行うための5ビットの入力ポート(f),16 ビットの出力ポート(s)を持つ算術論理演算回路を考えま す(図2).

算術論理演算回路の機能は自由に決めることができます が,ここでは以下のように定めます(表1).機能選択ポー トfのビット数を増やすことにより、より多くの演算をサ ポートすることも可能です.

なお,この算術論理演算回路がCPUを構成する部品と なることを考慮し、入力ポートaとb、出力ポートsのビッ ト列が数値を表す場合,そのビット列は2の補数表現であ るとして演算を行うことにします<sup>注1</sup>.

#### 1 )算術演算

加算(ADDition), 減算(SUBtraction), 乗算(MUL tiplication), 符号反転(NEGation)をサポートします.

#### 2)ビット・シフト演算

左ビット・シフト(SHift Left)と右ビット・シフト(SHift Right )をサポートします.表1に示した式は,bのビット 列をaの値の分だけシフトすることを表しています.

注1:補数表現については,前回の記事(本誌2007年6月号のpp.130-131)を 参昭のこと、



#### コラム1

#### Column Verilog HDLの数値表現

Verilog HDLの数値表現は,基数を指定することによって,2進 数表現や16進数表現を指定することができます.指定しなければ10 進数表現とみなされます,基数の指定は、bまたはBで2進数 binary) を, oまたはOで8進数(octal)を, dまたはDで10進数(decimal) を,hまたはHで16進数(hexadecimal)を表します.また,ビット 数も指定できます.指定しなければ32ビットとして扱われます.

基数とビット数を指定する場合の形式は,

[ビット数][基数]数]

です.表Aに,各数値表現と対応するビット列の具体例を示します. なお, Verilog HDL では, 1 ビットの値は 0', '1', 'z (ハイ・ インピーダンス), 'x (不定値)の4通りの値をとることができま す.ハイ・インピーダンスについては次回以降で詳しく説明します が,直感的には,値がない状況を表すのに用います.

不定値は, 論理設計でのドントケア(don't care)を表現するのに 用いられます、また、回路シミュレーションでは、一つの信号線に 複数の値が同時に書き込まれた場合や値が一つも書き込まれないと きなどに,その値は不定値となります.

表 A Verilog HDL の数値表現とビット列の具体例

数值表現	ビット列
15	00000000 00000000 00000000 00001111
- 3	11111111 11111111 11111111 11111101
7'b110	0000110
b110	00000000 00000000 00000000 00000110
16'hfffe	11111111 11111110
4'hz	ZZZZ
4'hx	xxxx

## 基礎から学ぶ Verilog HDL & FPGA 設計

#### 表 1

#### 算術論理演算回路 alu の仕様

算術論理演算回路のサポートする演算は,大きく「2項 演算」と「単項演算」に分けられる.2項演算では,演算 結果sは入力aとbの両方に依存する.単項演算では,s は入力aのみに依存する.

サポートする演算の種類		機能選択f		出力s	
2項演算 -		ADD	00000	b + a( 加算 )	
	算術演算	SUB	00001	b - a(減算)	
		MUL	00010	b * a( 乗算 )	
	ビット・シフト演算	SHL	00011	b << a( 左ビット・シフト )	
		SHR	00100	b >> a( 右ビット・シフト )	
		BAND	00101	b & a( ビットごとの論理積 )	
	ビットごとの演算	BOR	00110	b a( ビットごとの論理和 )	
		BXOR	00111	b ^ a( ビットごとの排他的論理和 )	
	論理演算	AND	01000	b & & a( 論理積 )	
		OR	01001	b   a( 論理和 )	
		EQ	01010	b==a(bとaは等しい)	
		NE	01011	b!=a(bとaは等しくない)	
	関係演算	GE	01100	b>=a( b はa 以上 )	
		LE	01101	b<=a( b はa 以下 )	
		GT	01110	b>a(bはaより大きい)	
		LT	01111	b <a(bはaより小さい)< td=""></a(bはaより小さい)<>	
単項演算	算術演算	NEG	10000	- a( 符号反転 )	
	ビットごとの演算	BNOT	10010	a( ビットごとの反転 )	
	論理演算	NOT	10001	!a( 論理否定 )	

#### 3)ビットごとの演算

ビットごとの論理積(Bitwise AND), ビットごとの論理 和(Bitwise OR), ビットごとの排他的論理積(Bitwise XOR), ビットごとの反転(Bitwise NOT)をサポートしま す.これらの演算では,ビット列のビットごとに独立に論 理演算を行います.

#### 4)論理演算

論理演算は,C言語と同じように,値が0の場合は偽,0 でない場合は真とみなします.ここで論理積(AND)b && aは,aとbが両方とも「0でない」(つまり,16ビットのい ずれかが 1 ')場合,出力sは1(16'h0001)となります.ま た,aとbのいずれか一つでも「0である」(つまり,全16 ビットが 0')場合,出力sは0(16'h0000)となります.

同様に, 論理和(OR)b||aは, aとbが両方とも「0であ る」場合に0となり、いずれか一つでも「0でない」場合に1 となります.

論理否定(NOT)!aは,aが0のとき1となり,0でない とき0となります.

#### 5)関係演算

関係演算は,aとbの大小関係を判定します.演算結果 は1(真)または0(偽)となります.

#### ● 算術論理演算回路の設計

算術論理演算回路は,**表**2の演算子とマルチプレクサで 利用した考え方を用いて設計することができます.表1の 演算結果をマルチプレクサ風に処理し,一つだけをsに出

#### 表2 Verilog HDI の主な演算子

祝2 Verling HDL <b>の主な</b> 疾弄丁					
算術演算子	関係演算子				
+ 加算	== 左辺と右辺は等しい				
- 減算	!= 左辺と右辺は等しくない				
* 乗算	>= 左辺は右辺以上				
/ 除算	<= 左辺は右辺以下				
% 剰余算	> 左辺は右辺より大きい				
- 2の補数(符号反転)	< 左辺は右辺より小さい				
ビットごとの演算子	リダクション演算子				
~ 1の補数(ビットごとの反転)	& 全ビットの論理積				
& ビットごとの論理積	~& 全ビットの論理積否定				
ビットごとの論理和	全ビットの論理和				
^ ビットごとの排他的論理和	~  全ビットの論理和否定				
~^ ビットごとの排他的論理和	^ 全ビットの排他的論理和				
否定	~^ 全ビットの排他的論理和否定				
ビット・シフト演算子	条件演算子				
<< 左辺を右辺だけ左シフト	?: 条件?真の場合:偽の場合				
>> 左辺を右辺だけ右シフト	連結演算子				
論理演算子	{,} ビット列の連結				
! 論理否定	反復演算子				
&& 論理積	{{}}ビット列の繰り返し				
論理和					

力します. リスト2は, その Verilog HDL 記述です.

1行目~19行目のdefine文で, ADDなどの機能を選 択するための値を定義します.define文の前には「`」 (バッククオート)がついていることに注意してください.

define 文は, C言語の#define 文と本質的に同じで す.ここでのdefine文は数値を定義するだけで,回路が 作られるわけではありません、34行目~52行目で用いら れている `ADD などが, define 文で定義された数値 5'b00000 などに置き換えられます. ADD に定義された値

#### リスト2 算術論理演算回路のVerilog HDL 記述(alu.v)

```
define
                  5'b00000
                                                                           assign x = a+16'h8000;
                                                                           assign y = b+16'h8000;
    define
            SUB
                  5'b00001
                                                                      3.0
   `define
            MITT.
                  5 1 h 0 0 0 1 0
                                                                      3.1
   `define
            SHL
                  5'b00011
                                                                      32
                                                                           always @(a or b or x or y or f)
                                                                             case(f)
   `define
            SHB
                  5'b00100
                                                                      33
   `define
            BAND 5'b00101
                                                                      34
                                                                                \Delta DD : s = b + a
   `define
            BOR
                  5'b00110
                                                                      35
                                                                                SIIR \cdot s = h - a.
                                                                                `MUII : s = b * a:
   `define
            BXOR 5'b00111
                                                                      36
   `define
            AND
                  5'b01000
                                                                      37
                                                                                SHL : s = b << a
                                                                                `SHR : s = b >> a:
10
   `define
                  5'b01001
            OR
                                                                      3.8
                                                                                `BAND: s = b & a:
11
   `define
            ΕO
                  5'b01010
                                                                      39
                                                                                BOR : s = b | a;
   `define
                  5'b01011
12
            NE
                                                                      40
   `define
                                                                                `BXOR: s = b
13
            GE
                  5'b01100
                                                                      41
   `define
            LE
                  5'b01101
                                                                      42
                                                                                `AND : s = b \&\& a;
14
15
   `define
            GТ
                  5'b01110
                                                                      43
                                                                                `OR : s = b || a;
   `define
            LT
                  5'b01111
                                                                                    : s = b == a;
16
   `define
            NEG
                  5'b10000
                                                                                `NE
                                                                                    : s = b != a:
18 `define
            NOT
                  5'b10001
                                                                      46
                                                                                `GE
                                                                                    : s = x >= y;
19 define BNOT 5'b10010
                                                                      47
                                                                                `LE
                                                                                    : S = X <= y;
                                                                                `GT
2.0
                                                                      48
                                                                                    : S = X > V;
21 module alu(a, b, f, s);
                                                                      49
                                                                                ٦,۳
                                                                                    : s = x < y;
22
                                                                      50
                                                                                \NEG : s = -a;
     input [15:0] a, b;
23
                                                                      51
                                                                                `BNOT : s = ~a;
                                                                                `NOT : s = !a;
24
     input [4:0]
                                                                      52
25
     output [15:0] s;
                                                                      53
                                                                               default : s = 16'hxxxx;
2.6
     reg [15:0]
                                                                      54
                                                                             endcase
27
     wire [15:0] x, y;
                                                                      55
2.8
                                                                      56 endmodule
```

を用いる場合,前に「`」を付けて「`ADD」とします.この ように define 文を用いて定義しておけば,数値の割り当 ての変更があった場合にそこだけ変更すればよいので、バ グが発生しにくくなります.

32行目~54行目のalways文で,組み合わせ回路とし ての算術論理演算回路の動作を定めています.33行目の case 文で,fの値によってsに代入する値が選択されま す.fの値に該当するものがない場合(例えば5'b11111 の場合), sには不定値16'hxxxxが代入されます(sの値 はどのようなものでもかまわないことを意味する).

27行目で,16ビットのネットxとyを宣言しています. 29行目と30行目のassign文で,これらの値は,aとbに 16'h8000 を加算したものと定められています.このxと yは,46行目~49行目の関係演算の大小比較において,a とbの代わりに用いられています.これは, Verilog HDL のビット列が符号なし2進数表現として扱われることへの 対策です. つまり, 16'h8000 を加算することにより, 負 の数を含む2の補数表現を,非負整数に変換しているので す(表3). 非負整数なので,符号なし2進数と見なすこと ができます.また,aとbの両方に同じ値(16'h8000)を

## Column


#### コラム2

### always 文による非同期ラッチの生成

always 文で組み合わせ回路を作る場合には reg 文で宣言された レジスタに値を代入しますが、あらゆる場合について代入文の実行 が保証されていないと,非同期ラッチが生成されてしまいます.

例えば, リスト2の算術論理演算回路で,53行目のdefault:s = 16h'xxxx;を削除してしまった場合を考えてみましょう. する と,aやbの値が変わっても,fの値が5'b11111の場合,sに値 が書き込まれないことになります.よって,sには以前の値がその まま保持されます.設計ツールは,この仕様を満たすため,sの値 を保持するための非同期ラッチを図Aのように生成します.そして, fの値が5'b11111のときは,非同期ラッチが保持している値がs に出力されることになります.

このようなクロックに関係なく値をラッチする非同期ラッチは、 本連載で設計する完全同期式回路では用いることはありません. 完 全同期式回路では,クロックの立ち上がり時にのみ値を取り込む (ラッチする)動作を用います.



意図しない非同期ラッチが付いた算術論理 演算回路

### 基礎から学ぶ Verilog HDL & FPGA 設計

表3 16 ビットのビット列に対する値(10 進数で表した)

ビット列	符号なし 2進数表現	1の補数表現	2の補数表現
16'h0000	0	0	0
16'h0001	1	1	1
16'h0002	2	2	2
( 中略 )			
16'h7FFE	32766	32766	32766
16'h7FFF	32767	32767	32767
16'h8000	32768	- 32767	- 32768
16'h8001	32769	- 32766	- 32767
( 中略 )			
16'hFFFE	65534	- 1	- 2
16'hFFFF	65535	- 0	- 1

加算しているので,大小関係は保存されます.よって, Verilog HDLの関係演算子をそのまま用いることができ, 符号なし2進数表現xとyの大小関係は,2の補数表現aと bのそれと一致します.

#### ● 算術論理演算回路のシミュレーション

最後に、作成した算術論理演算回路が正しく動作するこ とを,シミュレーションで確認してみましょう.

前回と同様に,テストベンチを作成します注2.**リスト**3 にテストベンチの例を示します.テストベンチなので,モ ジュール alu tb にポートはありません.

5行目と6行目で,入力のためのレジスタ型変数a,b, f を宣言します.7行目で出力のためのネット型変数sを宣 言します.9行目では,算術論理演算回路のモジュールalu をインスタンス化しています.11行目から22行目では, ALUの入力信号a,b,fの値を設定し,算術論理演算回 路の動作を確認します. 例では, 最初に, a に - 3, b に 3, fに5'b01100を代入しています.aもbも16ビットなの で,実際には,aに16'b1111111111111101,bに 16'b00000000000000011が代入されます.そして, 100ns ごとにaの値を変えています.

波形部分を右クリックして表示されるメニューから数値 の表示形式を選択し,算術論理演算回路の演算内容によっ て表示形式を変更します. 例えば,「Decimal(Signed)」に 変更すると分かりやすいでしょう(図3).

入力a,b,fの値をいろいろ変えてシミュレーションを 行い,出力sがどのような値になるのかを確認してみてく ださい.

注2:本誌2007年4月号のp.111,または2007年6月号のp.132を参照のこと.

リスト3 算術論理演算回路のテストベンチ(alu tb.v)

```
`timescale 1ns / 1ps
 3 module alu tb;
     reg [15:0] a,b;
     reg [4:0] f;
     wire [15:0] s:
     alu alu0(.a(a)..b(b)..f(f)..s(s)):
1.0
11
     initial begin
     a = -3; b = 3; f = 5 b01100;
12
     #100 a = -2;
13
14
     #100 a = -1;
15
     #100 a = 0:
     #100 a =
16
     #100 a =
     #100 a =
19
     #100 a =
20
     #100 a =
21
     #100 a =
22
     end
23
24 endmodule
```




図3 算術論理演算回路のシミュレーション波形

この図より, fが5'b01100であること, つまり, 関係演算GE(>=)が 正しく行われていることが確認できる.

次回は,値を記憶することができるフリップフロップを 用いた順序回路の設計方法について解説します、カウンタ を設計し, FPGAボードを用いて動作確認を行います.

なかの・こうじ いとう・やすあき 広島大学大学院 工学研究科

#### <筆者プロフィール>

中野浩嗣.1992年,大阪大学大学院博士後期課程修了.工学 博士.一つの民間企業,二つの大学を経て,2003年より広島大 学 教授.

伊藤靖朗. 2003年, 北陸先端科学技術大学院大学 博士前期課 程修了. 現在, 広島大学 助教授.